海捷斯缪FPGA代码测评工具
芯片规模和复杂度的急速增长，给验证工作带来了极大的挑战。FPGA代码测评工具利用FPGA芯片可编程的特性，将大规模寄存器传输级设计运行于硬件设备中，利用硬件并行处理数据的优势，实现高于传统软件仿真指数级的提速，开发团队更加倾向于选择FPGA代码测评工具来实现大规模设计的加速验证。
海捷斯缪FPGA代码测评工具是亚科鸿禹®自主研发的面向各类型FPGA设计和系统级算法实现提供的高性能硬件逻辑仿真加速与验证系统，基于高端硬件和仿真加速软件，提供大规模测试容量、支持全流程智能化一键编译、支持深度调试、支持故障注入、具备高效迭代能力，实现指数级的仿真验证提速。
海捷斯缪FPGA代码测评工具支持Matlab加速、Hybrid混合仿真等高阶应用。Matlab加速可以快速创建测试激励参考模型、实现加速验证；Hybrid混合仿真是“早期”和“快速”的代名词，能够在SoC开发完成前实现软硬件协同仿真，是IC设计团队进行早期架构优化、软硬件协同开发、RTL级仿真验证的重要利器。
功能特性
仿真软件支持
支持Modelsim/VCS/Questasim等主流软件仿真工具，实现软硬件协同仿
事务级加速
支持事务级仿真加速，大幅提升软硬件协同验证效率
ICE模式
支持多种型号FPGA连接的ICE模式, 有利于用户板级设计的验证/测试加速
Matlab加速
支持Matlab硬件加速，快速创建测试激励参考模型
混合仿真
支持混合仿真模式，结合Qemu虚拟机实现更提前的功能验证
问题攻克
设计规模过大时软件仿真无法实现
提供多规格、大规模验证容量 , 匹配用户设计
测试激励过长时软件仿速度非常慢
发挥硬件并行信号处理优势 , 高速运行超大规模的验证数据
软件量过大时软件仿真速度非常慢
发挥硬件并行信号处理优势 , 高速运行超大规模的验证数据
算法迭代定型速度慢
支持Matlab硬件加速，快速创建算法参考模型
模块间衔接断层，连通调试困难
实现事务级软硬件传输 , 完成测试激励与待测试设计通信
板级系统定型前难以进行IP与嵌入式软件的协同验证
支持混合仿真 , 实现更早期的嵌入式软件开发
软件仿真器故障注入时耗时过长
实现大量经验型故障快速注入 , 提高设计高可靠性
关键特征
调试工具
Testbench
使用模式
语言支持
事务处理器模型
支持验证容量
获取定制方案
根据您设计的规模大小、接口类型、应用领域等方案参数量身匹配最优ROI验证方案，搭建调试仿真环境、深度跟踪验证全流程
