FPGA原型验证
硬件仿真加速器
FPGA代码测评工具
IP/VIP/Transactor
代理EDA工具
设计服务
突破功能验证速度、易用性、性价比等多重瓶颈,提供全流程智能编译、指数级仿真提速、强大调试纠错。
基于四颗Xilinx VU19P FPGA,满足19600万ASIC等效门的设计验证。
基于双颗Xilinx VU19P FPGA,满足9800万ASIC等效门的设计验证。
基于的Xilinx VU19P FPGA,满足4900万ASIC等效门的设计验证。
基于Xilinx Virtex UltraScale XCVU440 FPGA,满足10400万ASIC等效门的设计验证,提供丰富的高性能IO及多种类型高速接口资源。
基于Xilinx Virtex UltraScale XCVU440 FPGA,满足5200万ASIC等效门的设计验证,提供丰富的高性能IO及多种类型高速接口资源。
基于Xilinx Virtex UltraScale XCVU440 FPGA,满足2600万ASIC等效门的设计验证,系统时钟运行频率可达100MHz。
Visual Verification™ Suite 在代码编辑的同时提供实时的代码分析、时钟分析、亚稳态管理等功能,从代码输入阶段便开始提升设计结果质量。
代理销售国内外领先的设计IP/VIP/ Transactor,拥有丰富完善的产品选型库,同时提供高效的个性化定制服务。
加速SoC/ASIC设计验证
混合仿真是指利用硬件仿真加速器和虚拟原型同时运行SoC的不同设计模块,在SoC整体架构形成之前提供嵌入式软件 和硬件的协同仿真,加速SoC研发进程。
图像处理是最直观可视的应用功能实现,FPGA原型验证利用真实的传感设备和输出显示设备提供直观可视的DUT执行结果展现,是最适合图像处理设计的功能验证手段。
从HDL输入到硅后验证,一站式定制化深度服务
从一个设计到多个设计,多维度持续性创造价值
Emulator突破 | 亚科鸿禹发布全新升级版融合硬件仿真加速器HyperSemu®!
应时蓄力、实至勃发 | 亚科鸿禹北京办公室乔迁扩容!
华大九天领投,亚科鸿禹完成超亿元A轮融资,加速数字前端设计和验证EDA工具研发突破!
基于FPGA原型验证系统的图像处理解决方案
科创引领,实干争先 | 无锡市锡山区委书记方力一行莅临亚科鸿禹调研指导!
功能发布| 亚科鸿禹发布面向硬件辅助验证的高效并行逻辑综合解决方案--hsSynth!
战略合作:亚科鸿禹携手BluePearl,提供数字设计代码实时分析和功能检查EDA工具!
新品发布:亚科鸿禹新一代原型验证系统VeriTiger®-V19P系列,为更高级ASIC的开发提供仿真验证选择!
国产EDA突破:亚科鸿禹推出Hybrid Emulation混合仿真应用!
数字芯片功能验证方法学理论与实践
全方位全系列产品性能与Demo演示
和一群优秀的人,坚持做难而有价值的事
联系我们
注:亚科鸿禹7*24小时竭诚服务, 我们将尽快分析您的需求并与您联系